NVIDIAがIntel「Foveros」を採用か｜FeynmanはTSMC製のまま？2028年のGPU製造分業を検証
本記事にはアフィリエイト広告（Amazon・楽天市場等）のリンクが含まれています。
FeynmanはTSMC製のまま？2028年のGPU製造分業を検証
出典：Wccftech（Jeff Pu氏の予測）、Igor’sLAB（1月のDigiTimes報道の整理）、Intel Foundry（パッケージング技術）、Club386（Foveros-Bの電圧レギュレーター）、Intel 2026年第2四半期決算説明の書き起こし、TSMC（2026年技術シンポジウム）、GlobalFoundries（TSMCとの契約）、NVIDIA（GTC 2026）、Intel（NVIDIAとの共同開発発表）
「NVIDIAがIntelの技術を採用するらしい」と聞くと、GPUがIntelの工場で作られるようになるのかと受け取りがちです。
結論から言うと、今回の観測が指しているのはGPUを作る工程ではなく、できあがったチップを組み合わせて製品にする後工程（先端パッケージング）です。GPU本体は引き続きTSMCが担う見方が、1月の報道から変わっていません。
しかもNVIDIAもIntelも、Foverosの採用を正式には発表していません。出どころは2026年10月8日に報じられたアナリストの予測で、確定した契約ではありません。一方で同じ10月8日には、TSMCがGlobalFoundriesと約20億ドルの契約を公式に発表しています。先端GPUの製造が複数の企業に分かれていく流れで見ると、どちらの話も位置づけがはっきりします。
目次
要点まず何が起きたか
確定しているのは、10月8日にGlobalFoundriesがTSMCのCoWoS向けシリコンインターポーザーを製造する約20億ドルの契約を発表したことです。観測にとどまるのは、GF SecuritiesのJeff Pu氏が示した「NVIDIAが2028年後半にIntelのFoveros（3D積層）を後工程で使う可能性」です。Pu氏の予測にはFeynmanの名前が出てこないため、対象製品も確定していません。
観測2028年後半のFoveros採用予測は何を言っているか
2026年10月8日（米東部時間）に報じられたところでは、GF SecuritiesのJeff Pu氏は、NVIDIAがIntelのFoveros 3D積層技術を後工程の一部で使う可能性があるとみています。時期は、Intelの次世代プロセス14Aが量産に入る2028年後半と同じ時期に置かれています。
この報道で押さえておきたい点は3つです。
- 顧客の予測であり、NVIDIAとIntelの契約発表ではありません
- Foverosのどの方式を使うのか、何個のチップを任せるのかは示されていません
- Pu氏の予測の中にFeynmanという製品名は出てきません。Feynmanの名前が挙がるのは、1月に出た別の報道です
つまり「FeynmanにFoverosが載る」と書いてしまうと、2つの別々の報道をつないで確定したように見せることになります。2028年前後に出るNVIDIAのAI向けGPUのどれかに関わる可能性がある、というのが現時点で言える範囲です。
1月の報道ではEMIBとI/Oダイが話題だった
2026年1月には、DigiTimesの情報としてNVIDIAがFeynmanの一部をIntelに任せるとの報道が出ていました。内容は、Intel 18Aまたは14AでI/Oダイ（外部との入出力を受け持つチップ）を作り、パッケージングではIntelのEMIBを使うというものです。GPUの主要な演算ダイはTSMCに残り、パッケージングの大半もTSMCのCoWoSが担う見立てで、TSMCを置き換えるのではなく、複数の工場を使い分ける戦略と整理されています。
今回の予測は、EMIBでなくFoverosと書かれている点が違います。ただし、情報源も調査会社も別です。「EMIBの予定がFoverosに変わった」と読む根拠はなく、両方が別々に出てきた観測と見るのが妥当です。
技術Foveros、EMIB、CoWoSの違い
| 技術 | つなぎ方 | 主な用途 |
|---|---|---|
| Foveros-S 2.5D（Intel） | シリコンインターポーザー（中間基板）の上に複数のチップレットを並べる | コストと性能の釣り合いを重視する構成 |
| Foveros Direct 3D（Intel） | アクティブなベースダイにチップレットを積み、銅同士を直接接合（ハイブリッドボンディング） | 低消費電力で広帯域な接続が要る構成 |
| EMIB（Intel） | 基板に埋め込んだ小さなシリコンブリッジで、チップ同士の必要な箇所だけをつなぐ | ロジック同士、ロジックとHBMの接続 |
| EMIB 3.5D（Intel） | EMIBとFoverosを1つのパッケージで併用 | 3D積層を複数載せる構成 |
| CoWoS（TSMC） | シリコンインターポーザーの上に演算ダイとHBMを並べる | AI向けGPUのHBM統合 |
Foverosは「積層技術」と紹介されることが多いものの、公式ページを見るとインターポーザー方式（Foveros-S）と本格的な3D積層（Foveros Direct 3D）に分かれます。今回の予測は方式を特定していないため、「GPUの演算チップを何層も積む」といった構造は読み取れません。
EMIBとFoverosは二者択一ではなく、EMIB 3.5Dのように同じパッケージの中で併用できます。EMIBについてIntelは、2017年から量産している実績のある技術と位置づけています。
製造GPU本体はTSMC製のままという見方が有力
GPUの製造は、大きく3つに分けて考えると分かりやすくなります。
- 演算回路を作る前工程（TSMCが担当する見立て）
- I/Oダイなど補助的なチップの製造（1月の報道ではIntel 18A/14Aの可能性）
- HBMや複数のダイをつなぐ後工程（TSMCのCoWoS、またはIntelのEMIB・Foveros）
今回のFoveros予測が当てはまるのは3番目です。TSMCで作った演算ダイをIntelの後工程に回すことは、技術的には成り立つ構成です。ただし、パッケージの設計はCoWoSかIntelの方式かで配線、給電、放熱の作り方が変わります。同じ設計をそのまま別の工場へ移せるとは限りません。
給電設計が最大の壁になる
後工程の乗り換えが難しい理由のひとつが電力です。IntelはFoveros-Bという方式で、電圧レギュレーターをパッケージ内に統合し、2027年に5,000W級のGPUを成立させる構想を示しています。ある試算では、NVIDIAのVera Rubin Ultraが約2,300W、Feynman Ultraが4,000W以上とされています。これは推定値で、NVIDIAの公式仕様ではありません。
消費電力が大きいGPUでは、低い電圧で大電流を流す必要があり、基板上の電源回路から遠いと配線の損失や電圧の揺れが問題になります。電源をチップのすぐ横に置く設計なら有利ですが、その熱もパッケージ周辺に集まります。パッケージング会社を足すことは、給電と冷却の設計をやり直すことにもつながります。
背景なぜNVIDIAはTSMC以外の後工程を探すのか
AI向けGPUは、演算ダイだけ作れても出荷できません。HBMとの接続や大型パッケージの組み立てが追いつかなければ、完成品の数が止まるためです。
TSMCは2026年4月22日の北米テクノロジーシンポジウムで、2028年に14レチクル相当の大型CoWoSを生産に入れる計画を示しました。1つのパッケージに大型の演算ダイを約10個、HBMを20スタック載せられる規模です。特定製品の構成を発表したものではありませんが、2028年にはいまよりずっと巨大で複雑なパッケージが求められることが分かります。
Intelも2026年第2四半期の決算説明で、EMIB-Tへの顧客の関心が非常に高く、2027年の顧客の量産立ち上げに向けて受注残が増えていると説明しました。14Aは2027年後半にリスク生産、2028年に量産へ進める計画です。ただし、決算説明では外部の後工程顧客の名前は出ていません。
2025年12月の18A評価中止報道とは矛盾しない
2025年12月24日、NVIDIAがIntel 18Aを試したあと、採用に向けた作業を進めなかったと報じられました。情報源は匿名の関係者2人で、Intelは「18Aは順調に進んでいる」と説明しています。NVIDIAとIntelは、この件を公式には確認していません。
18Aはウェハー上に回路を作る前工程のプロセスで、Foverosは後工程の技術です。前工程の評価を止めても、後工程だけを使う余地は残ります。ここまで3つの報道（12月、1月、10月）は、技術も情報源もそれぞれ別のものとして読む必要があります。
分業TSMCも後工程の部材を外に出し始めた
こちらは観測ではなく公式発表です。GlobalFoundriesは2026年10月8日、TSMCのCoWoSエコシステム向けに、米国ニューヨーク州マルタの工場でシリコンインターポーザーを製造する約20億ドルの複数年契約を結んだと発表しました。当初の契約期間は5年で、2028年上半期から量産を立ち上げる予定です。
ここで引き受けるのは部材のインターポーザーで、CoWoSの組み立て全体ではありません。この点がIntelの話との違いです。
- CoWoSの仕組みはTSMCのまま維持
- 外部企業は部材のインターポーザーを製造
- 2028年上半期に量産を立ち上げる
- NVIDIAが別方式のパッケージング自体を利用する可能性
- 方式・対象製品・数量は未発表
- 2028年後半の時期が示されている
方式は違っても、方向は同じです。GPUの演算ダイ、I/Oダイ、HBM、インターポーザー、組み立て、検査を、それぞれ得意な会社と生産能力に振り分ける流れが進んでいます。その分、企業間の設計調整と品質管理は複雑になります。
FeynmanFeynmanは公式にはどこまで分かっているか
Feynmanの存在自体は公式です。NVIDIAは2026年3月16日のGTC 2026で、Vera Rubinの次の主要アーキテクチャとしてFeynmanを示しました。新CPUの「Rosa」、次世代LPUの「LP40」、BlueField-5、CX10を組み合わせたプラットフォームで、銅配線とCPO（光電融合）の両方に対応するKyberで接続します。
一方、NVIDIAの発表にはIntelのFoverosへの言及も、パッケージング会社の分担も含まれていません。Feynmanの製造体制は、いまのところすべて報道ベースです。
GeForceGeForce RTX 60や価格への影響は
2026年10月10日時点で、今回の予測はAIアクセラレーターの話です。HBMと大規模なチップ間通信が必要なデータセンター向けと、ゲーム性能と価格が重要なGeForceでは、パッケージングに求める条件が違います。RTX 60シリーズは2028年へ再延期される見方が出ていますが、発売時期も製造プロセスもNVIDIAは発表していません。Foverosの採用がRTX 60の時期を早める・遅らせるという根拠はありません。
価格についても同じです。後工程の供給元が増えれば、AI向けGPUの出荷量にとってはプラスに働く可能性があります。ただし、設計変更や検証のコストが増え、HBMや基板、冷却の影響も大きいため、値下がりにつなげて語れる材料はありません。ゲーミングPCやグラフィックボードの購入を、この報道だけで見送る理由はありません。
2025年9月18日の共同発表は、NVIDIAによるIntel株50億ドルの取得、NVIDIA向けカスタムx86 CPU、IntelのCPUとNVIDIA RTX GPUチップレットを組み合わせたx86 RTX SoCの3点でした。後工程の委託契約ではなく、PC向けのSoCは別の記事で詳しく扱っています。
- 後工程の供給元が増えれば、AI向けGPUの供給が安定しやすい
- Intelの外部顧客が増えれば、先端半導体の製造拠点が分散する
- EMIB・Foverosの組み合わせで、パッケージ設計の選択肢が広がる
- 正式発表がなく、対象製品も方式も未確定
- 給電と放熱の設計変更が必要になる可能性
- GeForceの発売時期・価格に結びつける根拠はない
注目点今後の確認ポイント
採用が正式に発表されたとしても、それだけで構図は決まりません。確認したいのは次の点です。
- Intelが担当するのは最終組み立てだけか、I/Oダイの製造も含むのか
- 採用する方式はFoveros-S、Foveros Direct 3D、EMIB 3.5Dのどれか
- 対象がFeynmanの全製品か、一部の構成か
- 14Aの歩留まりと、EMIB-T・Foverosの外部向け生産能力が計画どおり拡大するか
まとめまとめ｜焦点は「Intel製GPU」ではなく工程の分業
NVIDIAがIntelのFoverosを使うとの観測は、GF SecuritiesのJeff Pu氏による2028年後半の予測にとどまり、正式な発表も対象製品の特定もありません。Foverosの採用は、GPU本体をIntelの工場で作ることを意味しません。TSMCで作った演算ダイを、Intelが一部の後工程でまとめる構成も十分に考えられます。
確定しているのは、TSMCがGlobalFoundriesにCoWoS向けインターポーザーを任せる約20億ドルの契約です。NVIDIAとIntelの話はまだ観測で、GeForceの発売や価格には結びつきません。次に見るのは、Intelが担当する工程の範囲と、NVIDIA自身の発表です。
あわせて読みたい
Amazonの価格・在庫情報について
Amazonの価格・在庫情報について
